
#### **CERTIFICATE OF MAILING**

I hereby certify that this correspondence is being deposited with the United States Postal Service on the date shown below with sufficient postage as first class mail in an envelope addressed to the: Commissioner for Patents, P.O. Box 1450 Alexandria, VA 22313-1450.



Patent 36856.1132

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Hiroyuki FUJINO et al.

Art Unit: 2817

Serial No.: 10/681,845

Filing Date: October 8, 2003

Examiner: Unknown

For: DUPLEXER AND COMPOSITE MODULE

# TRANSMITTAL OF PRIORITY DOCUMENTS

Commissioner for Patent P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Enclosed herewith is a certified copy of Japanese Patent Application Nos. 2002-325630 filed November 8, 2002 and 2003-311206 filed September 3, 2003 from which priority is claimed under 35 U.S.C. 119 and Rule 55b.

Acknowledgement of the priority documents is respectfully requested to ensure that the subject information appears on the printed patent.

Respectfully submitted,

Date: January 12, 2004

Atterneys for Applicant(s)

Joseph R. Keating

Registration No. 37,368

Christopher A. Bennett Registration No. 46,710

**KEATING & BENNETT LLP** 10400 Eaton Place, Suite 312 (703) 385-5200

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年11月 8日

出願番号 Application Number:

特願2002-325630

[ST. 10/C]:

[JP2002-325630]

出 願 人
Applicant(s):

株式会社村田製作所

2003年 9月30日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】 特許願

【整理番号】 32-0996

【提出日】 平成14年11月 8日

【あて先】 特許庁長官 殿

【国際特許分類】 H03H 9/72

【発明者】

【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田

製作所内

【氏名】 藤野 博之

【発明者】

【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田

製作所内

【氏名】 後藤 義彦

【特許出願人】

【識別番号】 000006231

【氏名又は名称】 株式会社村田製作所

【代理人】

【識別番号】 100080034

【弁理士】

【氏名又は名称】 原 謙三

【電話番号】 06-6351-4384

【手数料の表示】

【予納台帳番号】 003229

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0014717

【プルーフの要否】

# 【書類名】 明細書

【発明の名称】 分波器

# 【特許請求の範囲】

# 【請求項1】

送信帯域用フィルタおよび受信帯域用フィルタをアンテナ端子に並列接続して なる分波器であって、

送信帯域用フィルタおよび受信帯域用フィルタは、導電性を有するリッドで封 止されている少なくとも1つのパッケージに収納されており、

上記パッケージは、アンテナ端子を有する実装基板に実装されるとともに、該 実装基板に接合されている導電性を有するシールドに覆われており、

上記送信帯域用フィルタおよび受信帯域用フィルタの少なくとも一方のグランド端子は上記リッドに接続され、

該リッドは上記シールドと電気的に接続されていることを特徴とする分波器。

### 【請求項2】

上記フィルタは、実装基板を介してシールドと電気的に接続されていることを 特徴とする請求項1に記載の分波器。

### 【請求項3】

アンテナ端子と、送信帯域用フィルタおよび受信帯域用フィルタの少なくとも 一方との間に、整合回路素子を有することを特徴とする請求項1または2に記載 の分波器。

### 【請求項4】

上記送信帯域用フィルタと受信帯域用フィルタとは、異なるパッケージに収納 されていることを特徴とする請求項1ないし3のいずれか1項に記載の分波器。

### 【請求項5】

上記送信帯域用フィルタおよび受信帯域用フィルタのグランド端子は、ともに上記リッドに接続されていることを特徴とする請求項1ないし4のいずれか1項に記載の分波器。

### 【請求項6】

上記送信帯域用フィルタ、受信帯域用フィルタおよび整合回路素子が1つのパ

ッケージに収納されていることを特徴とする請求項3に記載の分波器。

# 【請求項7】

上記送信帯域用フィルタおよび受信帯域用フィルタは、バルク波共振子フィルタであることを特徴とする請求項1ないし6のいずれか1項に記載の分波器。

### 【請求項8】

上記送信帯域用フィルタおよび受信帯域用フィルタは、弾性表面波共振子フィルタであることを特徴とする請求項1ないし6のいずれか1項に記載の分波器。

# 【発明の詳細な説明】

 $[0\ 0\ 0\ 1\ ]$ 

【発明の属する技術分野】

本発明は、通信装置等に用いられる、圧電薄膜共振子あるいは弾性表面波共振 子を有するフィルタを備える分波器に関するものである。

[0002]

【従来の技術】

近年、弾性表面波を用いる弾性表面波フィルタ、弾性バルク波を用いる圧電薄膜フィルタが開発されている。

[0003]

また、上記弾性表面波フィルタ、圧電薄膜フィルタを備えるデュプレクサが、 特許文献1、特許文献2に開示されている。

[0004]

特に、特許文献2では、パッケージに搭載されたフィルタをプリント基板に実装し、上記フィルタを金属からなるケースで封止する構造が開示されている。このとき、金属からなるケースはプリント基板のグランド(GND)と接続され、シールドとして機能するようになっていた。

[0005]

【特許文献1】

特開2001-24476号公報(公開日:2001年1月26日)

[0006]

【特許文献2】

特開平9-181567号公報(公開日:1997年7月11日)

[0007]

### 【発明が解決しようとする課題】

しかしながら、上記の構造では、パッケージに搭載されたフィルタは、パッケージ内のランド、パッケージのスルーホール、パッケージのGND端子、およびプリント基板のスルーホールを介して、プリント基板のGNDに接続されることで接地されているため、GNDを広く取ることが困難であった。また、スルーホールも狭い。そのため、各フィルタ間、あるいは各フィルタと整合回路素子との間で電磁界干渉を防止することが不十分になり、良好な減衰量および挿入損失を保つことができないという問題がある。

# [0008]

本発明は上記の問題点に鑑みなされたものであり、その目的は、各フィルタ間での電磁界干渉を抑制することにより、良好な特性を有する分波器を提供することにある。

[0009]

### 【課題を解決するための手段】

本発明の分波器は、上記の課題を解決するために、送信帯域用フィルタおよび受信帯域用フィルタをアンテナ端子に並列接続してなる分波器であって、送信帯域用フィルタおよび受信帯域用フィルタは、導電性を有するリッドで封止されている少なくとも1つのパッケージに収納されており、上記パッケージは、アンテナ端子を有する実装基板に実装されるとともに、該実装基板に接合されている導電性を有するシールドに覆われており、上記送信帯域用フィルタおよび受信帯域用フィルタの少なくとも一方のグランド端子は上記リッドに接続され、該リッドは上記シールドと電気的に接続されていることを特徴としている。

# [0010]

上記の構成によれば、実装基板のグランド電極(GND)に加えて、リッドおよびシールドもグランド電極(GND)として機能するため、送信帯域用フィルタおよび受信帯域用フィルタの少なくとも一方を接地する経路が増え、接地を強化することができる。これにより、各フィルタ間の電磁界干渉を抑制することが

でき、特性を低下させることなく、良好なアイソレーション特性を有する分波器 を得ることができる。

# $[0\ 0\ 1\ 1]$

また、従来は、接地(実装基板のグランド電極)に至る経路においては、パッケージ内の配線に加えて、実装基板とパッケージとを接合するバンプやはんだ、実装基板のスルーホールがあるため、寄生インダクタンスが大きなものであった。しかしながら、上記の構成によれば、リッドがグランド電極(GND)として機能するために、接地(リッド)に至る経路においては、パッケージ内の配線のみであり、寄生インダクタンスを小さくすることができる。これにより、分波器の特性を改善することができる。

# [0012]

さらに、上記分波器は、電磁界干渉を抑制されているので、通信装置に搭載されたとしても安定して動作する。

### [0013]

また、上記フィルタは、実装基板を介してシールドと電気的に接続されている ことが好ましい。

### $[0\ 0\ 1\ 4\ ]$

上記の構成によれば、シールドをGND電極として機能させることができるので、より広いGND電極を得ることができる。そのため、各フィルタ間の電磁界干渉をより一層抑制することができる。

# [0015]

また、上記分波器では、アンテナ端子と、送信帯域用フィルタおよび受信帯域 用フィルタの少なくとも一方との間に、整合回路素子を有していてもよい。

# [0016]

上記の構成によれば、該整合回路素子とフィルタとの電磁界干渉も抑制することができる。さらに、パッケージと整合回路素子との物理的距離を短くしても、電磁界干渉を抑制することができるので、整合回路素子を備えたとても分波器を小型化することができる。

### [0017]

また、上記送信帯域用フィルタと受信帯域用フィルタとは、異なるパッケージ に収納されていてもよい。

# [0018]

また、上記送信帯域用フィルタおよび受信帯域用フィルタのグランド端子は、 ともに上記リッドに接続されていてもよい。

### [0019]

また、上記送信帯域用フィルタ、受信帯域用フィルタおよび整合回路素子が1つのパッケージに収納されていることを特徴とする請求項4に記載の分波器。

# [0020]

また、上記送信帯域用フィルタおよび受信帯域用フィルタは、バルク波共振子 ・ フィルタであってもよい。

# [0021]

また、上記送信帯域用フィルタおよび受信帯域用フィルタは、弾性表面波共振 子フィルタであってもよい。

# [0022]

# 【発明の実施の形態】

### 〔実施の形態1〕

本発明の実施の一形態について、図1ないし図18に基づいて説明すれば、以下のとおりである。

### [0023]

本実施の形態にかかるデュプレクサ(分波器) 1 は、図 1 に示すように、金属製のリッド 1 7 により送信帯域用フィルタおよび受信帯域用フィルタが封止されているパッケージ 2、上記送信帯域用フィルタと受信帯域用フィルタとを整合させるインダクタンス(L)、キャパシタンス(C)等からなる整合回路素子 3、実装基板 4、ならびに金属製のシールド 5 を備えている。

# [0024]

上記パッケージ2および整合回路素子3は、実装基板4の同一面に実装されている。より詳細には、この実装基板4の上面には、上記パッケージ2および整合回路素子3を実装するための配線が設けられている。また、実装基板4に設けら

れている配線は、送信端子(Tx)、受信端子(Rx)、アンテナ端子(ANT)、実装基板GND端子を備えている。そして、パッケージ2に収納されている 送信帯域用フィルタおよび受信帯域用フィルタ、ならびに整合回路素子3は、実 装基板4に設けられている配線と接続されている。

# [0025]

また、上記パッケージ2にはパッケージGNDが設けられており、このパッケージGNDに上記送信帯域用フィルタおよび受信帯域用フィルタのGND端子が接続されている。上記パッケージGNDは、はんだまたは導電性接着剤等の接着部材6を介して実装基板4に設けられている実装基板GND端子7に接続されている。さらに、整合回路素子3に設けられているGND端子も実装基板GND端子7に接続されている。

# [0026]

上記実装基板GND端子は、実装基板4におけるパッケージ2および整合回路素子3が実装されていない面に形成されている実装基板GNDパターン7にスルーホール8を介して接続されている。

### $[0\ 0\ 2\ 7]$

上記シールド5は、実装基板4に実装されているパッケージ2および整合回路素子3を覆うように実装基板4に取り付けられている。また、上記シールド5は、キャスタレーション12を介して上記実装基板GND7と接続されている。

### [0028]

また、上記パッケージGNDは、リッド17にも接続されている。さらに、リッド17は、接続部材9を介してシールド5に接続されている。

### [0029]

上記シールド5の実装基板4への取り付け方法としては、図2(a)に示すように、シールド5に複数の足5aを設け、これら足5aを実装基板4に形成したスルーホール10に差し込む方法が挙げられる。足5aを、このスルーホール10に単に差し込むだけでもよい。この場合、足5aを差し込んだ場合には、他の部材との導通は得られない。さらに、図2(b)に示すように、スルーホール10にはんだや導電性接着剤等の接着部材11で接合してもよい。そしてさらに、

このスルーホール10を介して実装基板GND7と接続してもよい。なお、シールド5と実装基板GND7との導通が不要である場合には、絶縁性の接着剤を用いてもよい。

# [0030]

次に、上記実装基板4に実装されるパッケージ2について、図3および図4に 基づいて説明する。

### [0031]

図3に示すように、上記パッケージ2は、例えば、長方形の底板部20とその4辺に立設された側板部21とからなる、開口部を有する直方体形状である。上記パッケージ2は、底板部21に送信帯域用フィルタ12、受信帯域用フィルタ13を搭載している。さらに、上記開口部は、リッド17により覆われて塞がれている。送信帯域用フィルタ12および受信帯域用フィルタ13はそれぞれGND端子を備えており、これらGND端子がパッケージ2の側板部21に設けられているパッケージ内GNDにワイヤ14を介して接続されている。また、上記側板部21には、キャスタレーション15が形成されている。このキャスタレーション15には、パッケージ内GND、底板部20に形成されているパッケージGND端子22、およびリッド17が接続されている。このパッケージ2におけるパッケージ内GNDは、上記の構成に限らず、例えば、図3(b)に示すように、パッケージGND端子22に接続されていてもよい。また、図4(a)(b)に示すように、上記キャスタレーション15に代えて、側板部21に形成したスルーホール16を用いてもよい。

### [0032]

ここで、上記デュプレクサ1の回路の一例を挙げる。デュプレクサ1は、図5に示すように、送信端子31、受信端子32、アンテナ端子33を備えている。上記デュプレクサ1は、アンテナ端子33と送信側端子31との間に設けられた送信帯域用フィルタ35(送信帯域用フィルタ12)、アンテナ端子33と受信端子32との間に設けられた受信帯域用フィルタ36(受信帯域用フィルタ13)、およびアンテナ端子33と受信フィルタ36との間に設けられた整合回路素子37(整合回路素子3)を備えている。つまり、上記デュプレクサ1は、送信

帯域用フィルタ35と受信帯域用フィルタ36とをアンテナ端子33に並列接続している。また、アンテナ端子33と送信帯域用フィルタ35との間には、キャパシタンス38(整合回路素子3)を備えている。上記受信帯域用フィルタ36とを酌間には、を整合回路37との間および受信端子32と受信帯域用フィルタ36との間には、それぞれインダクタンス39、40(整合回路素子3)を備えている。上記送信帯域用フィルタ35と受信帯域用フィルタ36とは、互いに通過帯域が相違するように設定されている。

# [0033]

上記送信帯域用フィルタ35は、直列共振子41a~41dおよび並列共振子42a、42bをラダー型に備えている。また、上記並列共振子42a、42bは、インダクタンス43a、43bを介して接地されている。

# [0034]

上記受信帯域用フィルタ36は、直列共振子51a、51bおよび並列共振子52a~52dをラダー型に備えている。また、上記並列共振子52a~52dは接地されている。

### [0035]

上記整合回路素子37は、直列に接続されたインダクタンス71と並列に接続されたキャパシタンス72、73を備え、上記キャパシタンス72、73が接地されている。

### [0036]

上記の構成によれば、送信帯域用フィルタおよび受信帯域用フィルタを搭載しているパッケージ2のパッケージGND端子がリッド17を介してシールド5に接続されている。これにより、上記シールド5をアースとして利用することができる。さらに、上記リッド17もアースとして機能する。また、上記各フィルタのGND端子は、パッケージGND端子に接続されている。そのため、フィルタに最も近い位置で、各フィルタのGNDを広くすることができ、各フィルタ間、および各フィルタ(パッケージ2)と整合回路素子3との間の電磁界干渉を抑制することができる。したがって、パッケージ2と整合回路素子3との物理的距離を短くしても、電磁界干渉を抑制することができるので、デュプレクサの小型化

が可能となる。さらに、上記デュプレクサは、電磁界干渉が抑制されているので、通信装置に搭載されたとしても、安定して動作する。

# [0037]

また、上記パッケージGND端子および整合回路素子3のGND端子が実装基板4に形成されたスルーホール等を介して実装基板GND7に接続されている。この実装基板GND7は、実装基板4に形成されたキャスタレーションやスルーホール等を介してシールド5に接続されている。そのため、各フィルタおよび整合回路素子3のGNDをより広くすることができる。したがって、各フィルタ間、および各フィルタ(パッケージ2)と整合回路素子3との間の電磁界干渉をより一層抑制することができる。

# [0038]

ここで、上記デュプレクサ1の特性について測定すると、図6に示すグラフのようになった。上記グラフ中において、(i)はシールド5と、リッド17および実装基板GND7とが導通している場合、(ii)はシールド5と、リッド17とは導通しているが、シールド5と実装基板GND7とは導通していない(絶縁されている)場合、(ii)はシールド5とリッド17とは導通していない(絶縁されている)が、シールド5と実装基板GND7とは導通している場合、(iv)はシールド5と、リッド17および実装基板GND7とが導通していない(絶縁されている)場合である。同グラフからわかるように、シールド5との導通箇所を増やすことにより、デュプレクサの減衰を向上させることができる。

### [0039]

なお、シールド5は、絶縁性あるいは導電性の樹脂(導電性フィラー入りのエポキシ樹脂等)からなる接着剤、あるいははんだ(SnCuAg等)を用いて、 実装基板4に取り付けられていればよい。また、上記接着剤は特に限定されるものではなく、シールド5を実装基板4に取り付けることができるものであれば、 絶縁性、または導電性のものを使用することができる。

### [0040]

また、シールド5は、金属製に限定されるいことなく、めっき、スパッタ、蒸 着等の成膜方法により表面の全てあるいは一部を金属でコーティングされた絶縁 物もしくは金属、または、内部の全体あるいは一部に金属を有する(例えば、各フィルタに接続されるGNDパターン等を有する)絶縁物から構成されていてもよい。

# [0041]

さらに、上記デュプレクサの回路の変形例について、図7ないし図9に示す。 図7に示す回路は、図5で示した回路において送信帯域用フィルタ35における 直列共振子41a、41bを省いた構成である。図8に示す回路は、図7の回路 において、受信帯域用フィルタ36における並列共振子52bを省いた構成であ る。図9に示す回路は、図7の回路において、受信帯域用フィルタ36の並列共 振子52bと並列共振子52cとの間に直列共振子を加えた構成である。さらに 、これら各構成においても同様の効果を得ることができる。

# [0042]

また、各整合回路素子3は、デュプレクサの機能を損なわないのであれば、その構成は特に限定されず、さらに特に備えていなくてもよい。また、各整合回路素子3は、送信帯域用フィルタに組み込んでもよい。

### [0043]

また、上記送信帯域用フィルタ35および受信帯域用フィルタ36は、直列共振子および並列共振子にバルク波共振子(圧電薄膜共振子)を用いたバルク波共振子フィルタ、並びに直列共振子および並列共振子に弾性表面波共振子を用いた弾性表面波弾性表面波共振子フィルタのいずれを用いてもよい。

### [0044]

送信帯域用フィルタとして用いられるバルク波共振子フィルタにおけるバルク波共振子(圧電薄膜共振子)としては、例えば、図10に示す構成がある。図10に示すように、バルク波共振子(圧電薄膜共振子)101は、Si基板102、そのSi基板102上に形成されているSiO2、SiO2/A12〇3あるいはA12〇3/SiO2からなる絶縁膜106を備えている。さらに、Si基板102は、Si基板102の厚さ方向に貫通し、絶縁膜106まで達する開口部105を備えている。また、この絶縁膜106上には、順に、A1等からなる下部電極109、ZnOあるいはA1N等からなる圧電薄膜110、およびA1等から

なる上部電極108を備えている。

# [0045]

また、バルク波共振子(圧電薄膜共振子)の変形例としては、例えば、図11に示す構成がある。図11に示すように、バルク波共振子(圧電薄膜共振子)101,は、上記バルク波共振子101におけるSi基板102に設けられている開口部105をSi基板102に形成されている凹部105,に代えた構成である。

## [0046]

また、送信帯域用フィルタとして用いられるバルク波共振子フィルタとしては 、図12に示す、直列共振子302、304と並列共振子301、303をラダ ー型に配置した構成が挙げられる。この構成では、例えば、上記各共振子301 ~304は、図13に示すように、開口部311を有するSi基板312、その Si基板312上に形成されている、SiOゥからなる絶縁膜313およびAI Nからなる絶縁膜314備えている。また、この絶縁膜314上には、順に、A 1等からなる下部電極315、ZnOからなる圧電薄膜316、およびAl等か らなる上部電極317、318を備えている。上記各共振子301~304を用 いた送信帯域用フィルタとしては、図14に示すように、各共振子301~30 4、並びに各共振子の上部電極および下部電極を配置することにより、1つのチ ップとして構成することができる。この構成では、直列共振子302および並列 共振子301の上部電極が一体化されて上部電極331となっている。並列共振 子301の下部電極はGND332となっている。直列共振子302、304お よび並列共振子303の下部電極が一体化されて下部電極333となっている。 並列共振子303の上部電極はGND334となっている。直列共振子204の 上部電極は上部電極335となっている。また、図14に示した破線部336は 、この送信帯域用フィルタのダイヤフラムを示し、この送信帯域用フィルタには 1つのダイヤフラムが形成されている。

### [0047]

また、受信帯域用フィルタとして用いられるバルク波共振子フィルタとしては、図15に示す、直列共振子202、204と並列共振子201、203、20

5をラダー型に配置した構成が挙げられる。この構成では、例えば、上記各共振 子201~205は、図16に示すように、開口部211を有するSi基板21 2、そのSi基板212上に形成されている、AlゥOゥからなる絶縁膜213お よびSiO2からなる絶縁膜214備えている。また、この絶縁膜214上には 、順に、A1等からなる下部電極215、216、ZnOからなる圧電薄膜21 7、およびAl等からなる上部電極218を備えている。上記各共振子201~ 205を用いた受信帯域用フィルタとしては、図17に示すように、各共振子2 01~205、並びに各共振子の上部電極および下部電極を配置することにより 、1つのチップとして構成することができる。この構成では、直列共振子202 および並列共振子201の下部電極が一体化されて下部電極231となっている 。直列共振子201の上部電極はGND232となっている。直列共振子202 、204および並列共振子203の上部電極が一体化されて上部電極233とな っている。並列共振子203の下部電極はGND234となっている。並列共振 子205および直列共振子204の下部電極は一体化されて下部電極235とな っている。並列共振子205の上部電極はGND236となっている。また、図 17に示した破線部237は、この受信帯域用フィルタのダイヤフラムを示し、 この受信帯域用フィルタには1つのダイヤフラムが形成されている。

# [0048]

また、上記送信帯域用フィルタおよび受信帯域用フィルタに弾性表面波フィルタを用いた場合について図18に示す。

### [0049]

送信帯域用フィルタ500は、図18に示すように、基板上に、直列弾性表面 波共振子501a~501cと、並列弾性表面波共振子502a、502bとを 梯子型に配置して有している。また、直列弾性表面波共振子501a~501c は、送信端子と接続される入力端子503とアンテナ端子と接続される出力端子504との間に互いに直列に接続されている。一方、並列弾性表面波共振子502a、502bは、直列弾性表面波共振子501a~501c間とGND電極505、506との間にそれぞれ接続されている。

# [0050]

受信帯域用フィルタ 5 1 0 は、図18に示すように、基板上に、直列弾性表面 波共振子 5 1 1 a ~ 5 1 1 c と、並列弾性表面波共振子 5 1 2 a 、 5 1 2 b とを 梯子型に配置して有している。また、直列弾性表面波共振子 5 1 1 a ~ 5 1 1 c は、受信端子と接続される入力端子 5 1 3 とアンテナ端子と接続される出力端子 5 1 4 との間に互いに直列に接続されている。一方、並列弾性表面波共振子 5 1 2 a 、 5 1 2 b は、直列弾性表面波共振子 5 1 1 a ~ 5 1 1 c 間とGND電極 5 1 5 、 5 1 6 との間にそれぞれ接続されている。

## [0051]

なお、上記各弾性表面波共振子は、くし型電極部が設けられ、該くし型電極部 を左右(弾性表面波の伝搬方向に沿った左右)から挟み込むように、2つのリフ レクタが配置されている構成である。

### $[0\ 0\ 5\ 2]$

### [実施の形態2]

本発明の他の実施の形態について図19ないし図21に基づいて説明すれば、 以下の通りである。なお、説明の便宜上、前記実施の形態1にて示した各部材と 同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。

### [0053]

本実施の形態のデュプレクサ1 a は、図19に示すように、実施の形態1におけるパッケージ2において、送信帯域用フィルタと受信帯域用フィルタとをそれぞれ別々のパッケージ2 a、2 b に収納した構成である。つまり、本実施の形態のデュプレクサは、送信帯域用フィルタ2 a と受信帯域用フィルタ2 b とを備え、各フィルタ2 a、2 b がシールド5にリッド17 a、17 b を介し、接続部材9 a、9 b を介して接続されている構成である。

## [0054]

上記パッケージ2a、2bでは、図20に示すように、実施の形態1におけるパッケージ2において、それぞれ送信帯域用フィルタ12、受信帯域用フィルタ13のみを備えている構成である。図20では、送信帯域用フィルタ12、受信帯域用フィルタ13のリッド17a、17bとの導通をキャスタレーション15で取っている構成を示す。また、図21に示すように、送信帯域用フィルタ12

、受信帯域用フィルタ13のリッド17a、17bとの導通をスルーホール16で取ってもよい。また、上記パッケージ2a、2bでは、収納される送信帯域用フィルタ11、受信帯域用フィルタ12を1個である構成としたが、各フィルタは複数より構成されていてもよい。

[0055]

上記の構成によれば、実施の形態1と同様の効果を得ることができる。

[0056]

〔実施の形態3〕

本発明の他の実施の形態について図22に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態1および2にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。

[0057]

図22に示すように、本実施の形態にかかるデュプレクサは、上記実施の形態 1において、送信帯域用フィルタ12、受信帯域用フィルタ13および整合回路 素子3を、1つのパッケージ2に収納した構成である。また、本実施の形態では、リッド17がパッケージ2にシールリング41を用いて接合されている。さらに、上記フィルタ12、13の少なくとも1つがパッケージ2の側板部21およびシールリング41に形成されているスルーホール16を介してシールリング41およびリッド17に接続されている構成である。また、上記送信帯域用フィルタ12、受信帯域用フィルタ13は、複数のフィルタから構成されていてもよい

[0058]

上記の構成によれば、上記実施の形態1と同様の効果を得ることができる。

[0059]

〔実施の形態 4〕

本発明の他の実施の形態について図23に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態1、2および3にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。

[0060]

図23に示すように、本実施の形態にかかるデュプレクサ1dは、実施の形態 1および2における、送信帯域フィルタ12および受信帯域フィルタ13の両方をリッド17およびシールド5と接続したのに代えて、送信帯域フィルタ12ま たは受信帯域フィルタ13のいずれか一方のみのGNDを、リッド17およびシールド5に接続した構成である。

# $[0\ 0\ 6\ 1\ ]$

上記の構成によれば、リッド17およびシールド5が、GNDとして機能するので、送信帯域フィルタ12または受信帯域フィルタ13のいずれか一方のGNDを広くすることができる。したがって、送信帯域フィルタ12または受信帯域フィルタ13の減衰量を大きくすることができ、その結果、デュプレクサの特性を向上させることができる。

# [0062]

### 〔実施の形態5〕

本実施の形態にかかるデュプレクサは、実施の形態3における、送信帯域フィルタ12および受信帯域フィルタ13の両方をリッド17と接続したのに代えて、送信帯域フィルタ12または受信帯域フィルタ13のいずれか一方のみのGNDを、リッド17に接続した構成である。

### [0063]

上記の構成によれば、リッド17が、GNDとして機能するので、送信帯域フィルタ12または受信帯域フィルタ13のいずれか一方のGNDを広くすることができる。したがって、送信帯域フィルタ12または受信帯域フィルタ13の減衰量を大きくすることができ、その結果、デュプレクサの特性を向上させることができる。

### [0064]

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を 適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

### [0065]

### 【発明の効果】

以上のように、本発明の分波器は、送信帯域用フィルタおよび受信帯域用フィルタをアンテナ端子に並列接続してなる分波器であって、送信帯域用フィルタおよび受信帯域用フィルタは、導電性を有するリッドで封止されている少なくとも1つのパッケージに収納されており、上記パッケージは、アンテナ端子を有する実装基板に実装されるとともに、該実装基板に接合されている導電性を有するシールドに覆われており、上記送信帯域用フィルタおよび受信帯域用フィルタの少なくとも一方のグランド端子は上記リッドに接続され、該リッドは上記シールドと電気的に接続されている構成である。

上記送信帯域用フィルタおよび受信帯域用フィルタの少なくとも一方のグランド 端子、並びに上記シールドと電気的に接続されている構成である。

### [0066]

上記の構成によれば、実装基板のグランド電極(GND)に加えて、リッドおよびシールドもグランド電極(GND)として機能するため、送信帯域用フィルタおよび受信帯域用フィルタの少なくとも一方を接地する経路が増え、接地を強化することができる。これにより、各フィルタ間の電磁界干渉を抑制することができ、特性を低下させることなく、良好なアイソレーション特性を有する分波器を得ることができる。

# [0067]

また、従来は、接地(実装基板のグランド電極)に至る経路においては、パッケージ内の配線に加えて、実装基板とパッケージとを接合するバンプやはんだ、実装基板のスルーホールがあるため、寄生インダクタンスが大きなものであったが、上記の構成によれば、リッドがグランド電極(GND)として機能するために、接地(リッド)に至る経路においては、パッケージ内の配線のみであり、寄生インダクタンスを小さくすることができる。これにより、分波器の特性を改善することができる。

### [0068]

さらに、上記分波器は、電磁界干渉を抑制されているので、通信装置に搭載されたとしても安定して動作する。

### 【図面の簡単な説明】

# 図1

本発明の実施の一形態にかかるデュプレクサの要部の断面図および上面図である。

### 図2

(a) (b) は、上記デュプレクサにおける、シールドの取り付け方法を説明する図である。

# 【図3】

(a) (b) は、上記デュプレクサにおけるパッケージの構成を示す上面図および要部の断面図である。

### 【図4】

(a) (b) は、上記デュプレクサにおけるパッケージの変形例の構成を示す 上面図および要部の断面図である。

# 【図5】

上記デュプレクサの回路図である。

# 【図6】

上記デュプレクサにおいてシールドとの導通箇所を変化させたときの特性を示すグラフである。

### 【図7】

上記デュプレクサの変形例の回路図である。

### 【図8】

上記デュプレクサの他の変形例の回路図である。

# 【図9】

上記デュプレクサのさらに他の変形例の回路図である。

# 【図10】

上記デュプレクサに用いられるバルク波共振子(圧電薄膜共振子)の要部の断面図である。

### 【図11】

上記バルク波共振子の変形例を示す要部の断面図である。

# 【図12】

上記デュプレクサに用いられる送信帯域用フィルタの変形例を示す回路図である。

# 【図13】

図12の送信帯域用フィルタに用いられるバルク波共振子の一例を示す要部の断面図である。

# 【図14】

図12の送信帯域用フィルタを1つのチップに搭載した構成を示す上面図である。

# 【図15】

上記デュプレクサに用いられる受信帯域用フィルタの変形例を示す回路図である。

### 【図16】

図15の受信帯域用フィルタに用いられるバルク波共振子の一例を示す要部の断面図である。

# 【図17】

図15の受信帯域用フィルタを1つのチップに搭載した構成を示す上面図である。

### 【図18】

上記デュプレクサに用いられる弾性表面波共振子を用いた送信帯域用フィルタ 、受信帯域用フィルタの概略の構成図である。

### 【図19】

本発明の実施の他の形態にかかるデュプレクサの要部の断面図および上面図である。

### 【図20】

上記デュプレクサにおけるパッケージの構成を示す上面図および要部の断面図 である。

### 【図21】

上記デュプレクサにおけるパッケージの変形例の構成を示す上面図および要部の断面図である。

# 【図22】

本発明の実施のさらに他の形態にかかるデュプレクサにおける、パッケージの 要部の断面図である。

# 【図23】


本発明の実施のさらに他の形態にかかるデュプレクサにおける、パッケージの 要部の断面図である。

# 【符号の説明】

- 1 デュプレクサ (分波器)
- 2 パッケージ
- 3 整合回路素子
- 4 実装基板
- 5 シールド
- 6 接着部材
- 8 接続部材
- 12 送信帯域用フィルタ
- 13 受信帯域用フィルタ
- 17 リッド


【書類名】 図面

# 図1]




【図2】


(a)




(b)




【図3】







【図4】

(a)







【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】







【図20】




【図21】



【図22】



【図23】



# 【書類名】 要約書

# 【要約】

【課題】 各フィルタ間での電磁界干渉を抑制することにより、良好な特性を有する分波器を提供する。

【解決手段】 送信帯域用フィルタおよび受信帯域用フィルタをアンテナ端子に 並列接続してなる分波器であって、送信帯域用フィルタおよび受信帯域用フィルタは、導電性を有するリッド17で封止されている少なくとも1つのパッケージ 2に収納されている。上記パッケージ2は、アンテナ端子を有する実装基板4に 実装されるとともに、該実装基板4に接合されている導電性を有するシールド5に覆われている。さらに、上記送信帯域用フィルタおよび受信帯域用フィルタの 少なくとも一方のグランド端子は上記リッド17に接続され、該リッド17は上記シールド5と電気的に接続されている。

# 【選択図】 図1

# 特願2002-325630

# 出願人履歴情報

識別番号

[000006231]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

京都府長岡京市天神二丁目26番10号

氏 名

株式会社村田製作所